當地時間2026年6月25日，科技巨頭IBM正式公布了一項半導體技術重大突破，推出了全球首款小于1納米（nm）的芯片技術，該技術采用革命性的晶體管架構，制程節點為0.7nm（即7埃米）。這一成就標志著半導體行業在傳統芯片尺寸縮小方面取得里程碑式的突破。

據介紹，這款全新的0.7nm芯片可在指甲蓋大小的面積上集成近1000億個晶體管，晶體管密度約為IBM于2021年發布的2nm芯片的兩倍。這得益于一系列結構與材料創新，包括IBM開創性的三維“納米堆疊”（Nanostack）架構，該技術證明了即便芯片特征尺寸接近原子級別，性能和能效的持續提升仍是可能的。

根據已公布的技術結果顯示，與IBM的2nm節點芯片相比，新芯片預計將帶來最高50%的性能提升，或高達70%的能效改善，這將為生成式人工智能、云基礎設施及下一代電子設備等應用提供強大算力支持。

IBM研究院院長、IBM院士杰伊·甘貝塔（Jay Gambetta）表示：“IBM的最新芯片突破是計算領域的一個里程碑時刻，它將技術從納米時代推向了原子尺度。憑借我們全新的納米堆疊架構，我們不只是在制造更小的晶體管，而是在重新發明芯片的構建方式，以實現更強大的性能和能效。這一業界首創的成果延續了IBM在下一代技術領域的領導傳統，并為計算的下一個時代奠定了基礎。”

納米堆疊：芯片設計的行業突破

為制造這款芯片，IBM研究人員開發了一種全新的晶體管架構——“納米堆疊”（nanostack），這是業界首個已知的基于納米片的三維設計。納米堆疊代表了當前業界領先架構——納米片（nanosheet）技術的重大飛躍，而納米片技術同樣由IBM首創。

具體來說，納米堆疊是以納米片為構建模塊，將兩個完整的晶體管（一個NFET和一個PFET）在垂直方向上堆疊起來，這兩個晶體管是在不同的晶圓上分別制造，然后通過超薄介質鍵合技術（鍵合氧化物厚度控制在30納米以下，以最大限度減少垂直分離及其相關的電容損失）結合在一起，這與傳統的單片式光刻和蝕刻工藝完全不同。這種“順序集成（sequential integration）”的方式，是其實現突破的關鍵。同時，該設計允許在各堆疊層使用不同的材料組合，使每個晶體管的性能和功耗都能獨立于其他晶體管進行優化。

IBM已通過CMOS集成中的超薄介質鍵合技術、雙通道工程能力演示以及具備預期開關性能的功能性CMOS反相器操作，對納米堆疊架構進行了實驗驗證。這些結果共同證實了納米堆疊技術的可制造性及其對真實計算的支持。

此外，IBM研究人員在VLSI 2026研討會上展示的最新研究表明，納米堆疊架構可實現SRAM（靜態隨機存取存儲器）40%的尺寸縮減，使芯片設計人員能夠打造出效率更高的芯片，同時滿足先進AI工作負載對高帶寬數據的需求。

IBM研究院院長、IBM院士杰伊·甘貝塔強調，相比之下，從3nm到2nm節點的升級，SRAM縮放僅有微小的提升，因此最新的亞1nm制程的40%的SRAM尺寸縮放，是“十多年來行業最大的SRAM縮放進步”，這對AI工作負載的高帶寬需求意義重大。

借助這一突破性結構，邏輯技術首次得以延伸到1nm節點以下，標志著半導體行業進入埃米級縮放時代，即芯片尺寸接近單個原子量級。盡管晶體管節點如今更多指代一代制造技術而非精確物理尺寸，IBM的0.7nm（即7埃米）技術證明了持續微縮仍是可行的。借助新的納米堆疊架構，IBM的半導體路線圖預計可實現至少十年的持續縮放。

基于數十年半導體創新領導地位

IBM表示，這項技術突破是該公司作為半導體研發領導者的最新例證。數十年來，從20世紀60年代的早期半導體到全球首款2nm節點芯片，IBM始終在開發驅動計算系統的芯片方面引領全球。IBM持續在硅、AI硬件、邏輯和量子處理器等前沿領域進行創新，為計算的未來發展提供動力。

IBM及其合作伙伴在位于紐約州奧爾巴尼的領先半導體研究設施中開展此項工作。該設施即將迎來一臺高數值孔徑極紫外（High NA EUV）光刻工具，這對于邏輯微縮的未來至關重要。該工具由ASML開發，可實現超精密的電路打印，支持制造更小、更強大的芯片。IBM與Lam Research Corp.、Tokyo Electron（TEL）和SCREEN Semiconductor Solutions, Ltd.等合作伙伴已共同開發新的High NA EUV工藝和工具，并已產出可運行的器件。

IBM最近還宣布計劃成立Anderon——全球首家純晶圓代工模式的量子代工廠。作為IBM旗下的獨立公司，Anderon將利用IBM行業領先的量子計算和半導體專業知識，助力美國成為全球大部分量子晶圓的生產地。

IBM預計，納米堆疊技術最早可在未來5年內于亞1nm節點實現首批應用并進入生產階段。