3 月 21 日消息，據三星半導體微信公眾號發布的中國閃存市場峰會 2024 簡報，其正研發 CMM-H 混合存儲 CXL 模組。該模組同時包含 DRAM 內存和 NAND 閃存。

注：作為一種新型高速互聯技術，CXL 可提供更高的數據吞吐量和更低的傳輸延遲，可在 CPU 和外部設備間建立高效連接。

根據三星給出的圖示，這一模組可經由 CXL 界面直接在閃存部分和 CPU 之間傳輸塊 I / O，也可經由 DRAM 緩存和 CXL 界面實現 64 字節的內存 I / O 傳輸。

CMM-H 模組可實現細粒度訪問，降低 TCO，同時也是可能的持久內存選項。

根據三星展示的路線圖，其計劃在今年上半年制作一款原型 CMM-H 產品。該原型將配備基于 FPGA 的 CXL 1.1 控制器，采用 E3.L 2T 規格，最大容量 4TB，最大帶寬 8GB/s。

展望未來商用量產 CMM-H 模組，其基于 ASIC 的成熟控制器將支持 CXL 3.0 規范，容量最大可選 16TB，最大帶寬提升至 64GB/s，將于 2026 年準備就緒。

此外，在更傳統的 CXL-D 純內存 CXL 存儲模組方面，三星計劃明年一季度出樣 128GB 容量的第二代產品，其采用 1b nm 制程 DRAM 顆粒，速度達 6400MT/s。

明年三星還將豐富第二代 CXL-D 模組產品線，512GB 和 256GB 容量產品隨后跟上。