| 雷达实时仿真中的脉冲压缩技术研究 | |
| 所屬分類：技术论文 | |
| 上傳者：aet | |
| 文檔大?。?span>2214 K | |
| 所需積分：0分積分不夠怎么辦？ | |
| 文檔介紹：在雷达实时仿真系统中,通过匹配滤波法,利用FPGA硬件实现了数字脉冲压缩功能模块。根据仿真系统通用性要求，定义了标准的模块接口界面；依据频域FFT法，设计了流水式并行结构，满足信号的实时输入输出与高速处理，并给出了共享FFT引擎结构，节省近一半资源。为了进一步减少理论误差，引入分段卷积思想，具体设计了重叠相加法电路。实验结果表明，多种方案完成了预期压缩功能，数据吞吐率达到每秒数十兆，处理时间仅约10 μs。 | |
| 現在下載 | |
| VIP會員，AET專家下載不扣分；重復下載不扣分，本人上傳資源不扣分。 | |
Copyright ? 2005-2024 華北計算機系統工程研究所版權所有 京ICP備10017138號-2