蔣本福

　　（吉林大學(xué) 珠海學(xué)院，廣東 珠海 519000）

       摘要：文章提出一種三層self-cascode管子工作在亞閾值區(qū)的低功耗帶隙基準(zhǔn)電壓源電路。該電路具有電路結(jié)構(gòu)簡單、功耗低、溫度系數(shù)小、線性度小和面積小等特點(diǎn)。采用CSMC 0.18 μm的標(biāo)準(zhǔn)CMOS工藝，華大九天Aether軟件驗(yàn)證平臺進(jìn)行仿真。仿真結(jié)果表明，在tt工藝角下電路的啟動(dòng)時(shí)間為6.64 μs，穩(wěn)定輸出的基準(zhǔn)電壓Vref為 567 mV；當(dāng)溫度在-40℃~125℃范圍內(nèi)時(shí)，tt工藝角下基準(zhǔn)電壓Vref的溫度系數(shù)TC為18.8 ppm/℃；電源電壓在1.2 V~1.8 V范圍內(nèi)時(shí)，tt工藝角下基準(zhǔn)電壓Vref的線性度為2 620 ppm/V；在10 Hz~1 kHz帶寬范圍內(nèi)，tt工藝角下基準(zhǔn)電壓Vref的電源抑制比(PSRR)為51 dB；版圖核心面積為0.001 95 mm2。

　　關(guān)鍵詞：Aether軟件；功耗； 溫度系數(shù)；線性度；面積

　　中圖分類號：TN432文獻(xiàn)標(biāo)識碼：ADOI： 10.19358/j.issn.1674-7720.2017.03.012

　　引用格式：蔣本福.低功耗帶隙基準(zhǔn)電壓源電路設(shè)計(jì)［J］.微型機(jī)與應(yīng)用，2017,36（3）：39-41.

0引言

　　在模擬IC和混合IC中，帶隙基準(zhǔn)電壓是不可缺少的電路模塊。傳統(tǒng)的低壓、低功耗帶隙基準(zhǔn)電路是基于垂直雙極晶體管，在文獻(xiàn)［12］中分別提出了多種設(shè)計(jì)方法。然而，這些方法都需要幾百兆歐姆的電阻實(shí)現(xiàn)低功耗運(yùn)行，占用較大芯片面積，浪費(fèi)資源。參考文獻(xiàn)［3］也提出了由幾個(gè)工作在亞閾值區(qū)的MOS管組成的電路，雖然保證了低功耗，但是也出現(xiàn)了溫度補(bǔ)償不夠等問題。為了實(shí)現(xiàn)低溫漂帶隙基準(zhǔn)電壓電路，高階溫度補(bǔ)償技術(shù)［5］必須得到廣泛應(yīng)用，以減小帶隙電壓的溫度系數(shù)。因此本文提出在低功耗的帶隙基準(zhǔn)基礎(chǔ)上增加高階溫度補(bǔ)償電路來實(shí)現(xiàn)低溫漂基準(zhǔn)電壓電路。

1電路結(jié)構(gòu)分析

　　電路原理圖如圖1所示，主要由啟動(dòng)電路［4］、電流產(chǎn)生電路［5］和selfcascode［45］自偏置電路三部分組成。其中NM0~NM6這7個(gè)NMOS管均工作在亞閾值區(qū)，電流鏡PM1~PM5這5個(gè)PMOS管均工作在飽和區(qū)。啟動(dòng)電路由PM0、PM6、PM7、NM7和NM8組成，當(dāng)電路開始工作時(shí)，它將提供一個(gè)啟動(dòng)電流，使電路進(jìn)入正常工作狀態(tài)。電路正常輸出電壓后，由Vref提供一個(gè)反饋使NM7進(jìn)入線性區(qū)，從而令NM8、PM6截止，使啟動(dòng)電路關(guān)斷，以減小功耗。電流產(chǎn)生電路由Q0、PM1、PM2、NM3和NM6組成，其中NM3、NM6具有相同的W/L，使得VGSN3=VGSN6=VE/2,對Q0形成一個(gè)鉗位的作用。通過調(diào)整NM3、NM6的W/L，可產(chǎn)生一個(gè)穩(wěn)定的nA級電流。Selfcascode自偏置電路由NM0~NM3，NM1~NM4，NM2~NM5組成，利用這種結(jié)構(gòu)可產(chǎn)生一個(gè)PTAT電壓VPTAT［5］。因?yàn)閂GSN6［1］具有負(fù)的溫度特性，所以由VPTAT和VGSN6可產(chǎn)生一個(gè)與溫度無關(guān)的基準(zhǔn)電壓Vref。

　　其中VDSN為NMOS的漏源電壓，VGSN為NMOS的柵源電壓，VE為BJT的發(fā)射極基極電壓，S為MOS管的寬長比比值，ΦT為熱電壓，n為亞閾值系數(shù)。

　　由于BJT的發(fā)射極基極電壓VE具有高階的溫度系數(shù)，因此采用圖1 Q1Q3和Q2Q4 部分構(gòu)造指數(shù)型補(bǔ)償電路［5］。其中流經(jīng)Q3、Q4 的集電極電流是一個(gè)與溫度成高階溫度關(guān)系的量，把這一電流引入帶隙基準(zhǔn)源的輸出端可以對帶隙基準(zhǔn)源進(jìn)行高階的溫度補(bǔ)償。

2電路仿真結(jié)果

　　仿真采用CSMC 0.18 μm的標(biāo)準(zhǔn)CMOS工藝，華大九天Aether軟件驗(yàn)證平臺，各種仿真與分析如下。

　　2.1不同工藝角下的啟動(dòng)電路仿真與分析

　　瞬態(tài)仿真，可得到基準(zhǔn)電壓Vref穩(wěn)定的建立時(shí)間，如圖2所示。

　　由圖2可知，電路在不同工藝角下的啟動(dòng)時(shí)間相差不大。

　　2.2不同工藝角下的電路功耗仿真與分析

　　如圖3所示，各工藝角下電路的總電流分別為：ff 1.45 μA，tt 319.45 nA，ss 67.28 nA。

　　由于在不同的工藝角下，MOS管具有不同的閾值電壓,BJT具有不同的導(dǎo)通電壓，使得在ff工藝角下部分工作在亞閾值區(qū)的管子進(jìn)入飽和區(qū)，從而增大了基準(zhǔn)電流，其中在ss工藝角下所有的電流鏡管子均進(jìn)入亞閾值區(qū)。

　　因此，在不同工藝角下電路的總電流出現(xiàn)不同的變化，相應(yīng)地也會對溫度系數(shù)產(chǎn)生一定的影響。

　　2.3不同工藝角下的電路溫度特性曲線仿真與分析

　　2.3.1基準(zhǔn)電壓Vref溫度特性曲線仿真與分析

　　基準(zhǔn)電壓Vref的溫度特性曲線如圖4所示，具體仿真結(jié)果與分析如下：

　　(1）溫度在-40℃~125℃范圍內(nèi)時(shí)，tt工藝角下基準(zhǔn)電壓Vref的溫度系數(shù)為18.8 ppm/℃；

　　(2）溫度在20℃~50℃范圍內(nèi)時(shí)，tt工藝角下基準(zhǔn)電壓Vref的溫度系數(shù)為4.0 ppm/℃。

　　2.3.2在不同的電源電壓下基準(zhǔn)電壓Vref溫度特性曲線

　　如圖5所示，電源電壓在1 V~3 V范圍內(nèi)，參數(shù)掃描具體仿真結(jié)果與分析如下：當(dāng)電源電壓為1.2 V~2.8 V時(shí)，在-40℃~125℃溫度范圍內(nèi)，tt工藝角下基準(zhǔn)電壓Vref的溫度系數(shù)TC在18~21 ppm/℃之間。

　　2.4不同工藝角下的基準(zhǔn)電壓的線性度仿真與分析

　　圖6所示為在0.2 V~4 V電源電壓內(nèi)，3個(gè)工藝角的基準(zhǔn)電壓Vref隨電源電壓變化曲線。

　　具體仿真結(jié)果與分析如表1所示。表1電路工作電源電壓范圍和基準(zhǔn)電壓線性度工藝角電源電壓工作范圍/V基準(zhǔn)電壓線性度/(ppm/V)ff1.15~3.602 870tt1.00~3.252 620ss0.95~3.002 570

　　2.5不同工藝角下的電路電源抑制比仿真與分析

　　如圖7所示，頻率在低頻范圍內(nèi)，3個(gè)工藝角下基準(zhǔn)電壓Vref的PSRR均大于50 dB。

　　具體仿真結(jié)果與分析如表2、表3所示。表2不同工藝角下由表2、表3可知，在10 Hz~1 kHz范圍內(nèi)，基準(zhǔn)電壓Vref在3個(gè)工藝角下的PSRR均在-51 dB左右。

　　由圖7可知，當(dāng)頻率為10 kHz時(shí)，在ff和tt工藝角下基準(zhǔn)電壓Vref仍具有-50 dB和-49 dB的PSRR。3版圖設(shè)計(jì)

　　版圖的整體設(shè)計(jì)如圖8所示。

4結(jié)論

　　本文設(shè)計(jì)了一款基于溫度補(bǔ)償?shù)腃MOS低壓、低功耗的帶隙基準(zhǔn)電壓源。利用MOS管工作在亞閾值區(qū)域過驅(qū)動(dòng)電壓低、飽和電流小的特性，能夠?qū)崿F(xiàn)在輸入較低的電源電壓范圍內(nèi)，功耗降低到nW級帶隙基準(zhǔn)電路設(shè)計(jì)。同時(shí)，在輸出級增加溫度補(bǔ)償電路，提高電路的溫度補(bǔ)償能力。本電路還有電路結(jié)構(gòu)簡單、功耗低、線性度好、溫度系數(shù)小、PSRR較好、芯片面積小等特點(diǎn)。

參考文獻(xiàn)

　　［1］ UENO K, HIROSE T, ASAI T, et al.A 300 nw, 15 ppm/℃,20 ppm/v cmos voltage reference circuit consisting of subthreshold mosfets［J］. SolidStateCircuits, IEEE Journal of, 2009,44(7):20472054.

　　［2］ Li Yongquan, Jiang Mei. Ultralow power CMOS multiple voltage reference with 3.9 ppm/℃ temperatutre coefficient［C］. ICCEIW，2015.

　　［3］ 陳新弼,張慶中,陳勇.微電子器件［M］.北京:電子工業(yè)出版社,2011.

　　［4］ SAINT C, SAINT J.集成電路掩膜設(shè)計(jì)［M］. 周潤德,金申美,譯.北京:清華大學(xué)出版社,2006.

　　［5］ Alan Hastings.模擬電路版圖的藝術(shù)(第二版)［M］.張為，等譯.北京:電子工業(yè)出版社, 2011.