關鍵詞：
FPGA时序
補充：
一、參數定義：
（1） Tdin為從FPGA的IO口到FPGA內部寄存器輸入端的延時；
（2） Tclk為從FPGA的IO口到FPGA內部寄存器時鐘端的延時；
（3） Tus/Th為FPGA內部寄存器的建立時間和保持時間；
（4） Tco為FPGA內部寄存器傳輸時間；
（5） Tout為從FPGA寄存器輸出到IO口輸出的延時；
（6）Tpcb為PCB走向延遲。
二、進行輸入最大最小延時的計算，我們需要估算4個值：
（1） 外部器件輸出數據通過PCB板到達FPGA端口的最大值和最小值Tpcb，PCB延時經驗值為600mil/ns，1mm = 39.37mil；
（2） 外部器件接收到時鐘信號后輸出數據延時的最大值和最小值Tco；
（3） 時鐘源到達外部器件的最大、最小時鐘偏斜Tclk1；
（4） 時鐘源到達FPGA的最大、最小時鐘偏斜Tclk2。
三、進行輸出最大最小延時的計算，我們需要估算4個值：
（1） FPGA輸出數據通過PCB板到達外部器件輸入端口的最大值和最小值Tpcb，PCB延時經驗值為600mil/ns，1mm = 39.37mil；
（2） 時鐘源到達外部器件的最大、最小時鐘偏斜Tclk2；
（3） 時鐘源到達FPGA的最大、最小時鐘偏斜Tclk1；
（4） 外部器件的建立時間Tsu和保持時間Th。
本站內容除特別聲明的原創文章之外，轉載內容只為傳遞更多信息，并不代表本網站贊同其觀點。轉載的所有的文章、圖片、音/視頻文件等資料的版權歸版權所有權人所有。本站采用的非本站原創文章及圖片等內容無法一一聯系確認版權者。如涉及作品內容、版權和其它問題，請及時通過電子郵件或電話通知我們，以便迅速采取適當措施，避免給雙方造成不必要的經濟損失。聯系電話：010-82306118；郵箱：aet@chinaaet.com。