該電路提供一種簡單的高度集成溫度監(jiān)控器解決方案，它可以與4 mA至20 mA主機控制器接口。由于絕大部分電路功能都集成在精密模擬微控制器 ADuC7060/ ADuC7061 中，包括雙通道24位Σ-Δ型ADC、ARM7處理器內核以及用于控制4 mA至20 mA反饋電路的DAC/PWM特性，因此本電路是一種成本非常低的溫度監(jiān)控解決方案。
ADuC7060/ADuC7061內集成的ADC和其它模擬電路性能優(yōu)于其它集成模擬電路的微控制器競爭產品。與使用分立ADC和單獨微控制器的解決方案相比，本電路堪稱性價比最高、功耗最低、電路板面積最小的解決方案。高度集成和低功耗特性，使ADuC7060/ADuC7061能夠直接采用4 mA至20 mA應用中的環(huán)路電源供電。如果ARM7內核在640 kHz下工作，主ADC有效并測量外部RTD溫度傳感器，PWM控制4 mA至20 mA反饋電路，則整個電路的功耗典型值為3.15 mA。有關功耗的詳細信息參見電路描述部分。
圖1. ADuC7061控制4 mA至20 mA環(huán)路溫度監(jiān)控電路（原理示意圖，未顯示去耦和所有連接）
100 Ω Pt RTD為Enercorp #PCS11503.1。完整電路的精度高于±1°C。此RTD的溫度范圍為−50°C至+130°C。它采用1206尺寸的SMD封裝，溫度系數為0.385 Ω/°C。
ADuC7060/ADuC7061內部主ADC的峰峰值無噪聲碼分辨率大于18位。基于PWM的DAC輸出提供12位有效分辨率。整個電路的性能將在電路描述部分討論。
ADuC7061采用5 mm × 5 mm 32-LFCSP小型封裝，因此整個電路可以放在極小的PCB上，從而進一步降低成本。
本電路的重點主要在4 mA至20 mA接口方面。有關RTD傳感器與ADC接口和RTD測量結果線性化技術的詳細信息，請參考應用筆記 AN-0970(中文版） 和電路筆記CN-0075。
本電路由線性調節(jié)器 ADP1720 （可調版本）供電，它將環(huán)路電源調節(jié)至2.5 V，用于ADuC7060/ADuC7061、運算放大器 OP193和可選的基準電壓源 ADR280 。
4 mA-20 mA反饋電路主要由ADuC7060的片內16位PWM（脈沖寬度調制器）控制。PWM的占空比通過軟件配置，以控制47.5 ΩRLOOP電阻上的電壓，進而設置環(huán)路電流。請注意，RLOOP上方連接到ADuC7060接地，RLOOP下方連接到環(huán)路接地。因此，ADuC7060/ADuC7061、ADP1720、ADR280和OP193所引起的電流，以及濾波PWM輸出所設置的電流，均流經RLOOP。
VREF由1.2 V精密基準電壓源ADR280提供。或者，也可以配置ADuC7060/ADuC7061的片內DAC來提供1.2 V基準電壓，但使能內部DAC會導致額外的功耗。
R1與R2接點電壓可以表示為：
當VIN = 0時，將產生滿量程電流，此時VRLOOP = VREF。因此，滿量程電流為VREF/RLOOP，或者約為24 mA。當VIN = VREF/2，無電流流動。
VIN時放大器OP193為高阻抗狀態(tài)，不會構成PWM濾波輸出的負載。放大器輸出的變化幅度很小，僅約為0.7 V。
量程極限（0 mA至4 mA和20 mA至24 mA）處的性能無關緊要；因此，運算放大器不需要在電源軌時具有良好的性能。
R1和R2的絕對值無關緊要。不過應注意，R1與R2的匹配度很重要。
還應注意利用ADuC7060/ADuC7061上ADC0的輸入通道測量VR12點電壓的可能性。此ADC測量結果可以用作反饋，以便PWM控制軟件調整4 mA至20 mA電流設置。
ADuC7060/ADuC7061的主ADC測量RTD上的電壓。RTD由片內激勵電流源IEXC0激勵。建議將激勵電流配置為200 μA以降低功耗，測量間隙應將其關閉。主ADC前端的內部PGA增益配置為16或32。RTD測量的基準源可以是內部基準源或外部5.62 kΩ參考電阻。選擇外部電阻可以進一步降低功耗。有關RTD與ADC接口和ADC結果線性化技術的詳細信息，請參考應用筆記AN-0970和電路筆記CN-0075。
該電路的功耗要求取決于溫度監(jiān)控模塊是直接采用4 mA至20 mA環(huán)路電源供電，還是采用4線式有源環(huán)路供電（溫度監(jiān)控模塊采用獨立電源）。本文假設溫度監(jiān)控模塊采用環(huán)路電源供電，因此該模塊的總功耗不應超過約3.6 mA。
為支持低功耗運行，可以對內部POWCON0寄存器進行編程，以降低ADuC7060/ADuC7061內核的工作速度。其最高頻率10.28 MHz可以按2的冪（2至128）進行分頻。測試期間使用的時鐘分頻值為16，此時內核速度為640 kHz。主ADC使能時，增益為32。PWM也可使能。所有其它外設均禁用。
針對我們的電路和測試設置，表1詳細列出了IDD的各項功耗，表2則列出了各種外設的功耗。
圖2的DNL圖顯示：在4 mA至20 mA關鍵范圍內，DNL典型值優(yōu)于0.6 LSB。這些測試在PWM輸出端采用二階濾波器，并使用兩個47 kΩ電阻和兩個100 nF電容，如圖1所示。
圖2. 電路的典型DNL性能
請注意，PWM電路僅用來設置0 V至600 mV范圍內的輸出電壓，因此代碼數量得以減少。0以上的碼代表大于24 mA的值，因而無關緊要。
關于ADC測量性能，請參考AN-970、CN-0075和ADuC7060/ADuC7061數據手冊。
片內DAC可以代替PWM來實現相同的功能，優(yōu)勢是響應速度更快且成本更低。此時不需要基準電壓源ADR280。
可以用OP90代替OP193。