文獻標識碼： A
文章編號： 0258-7998(2013)09-0061-02
隨著印制電路板(PCB)集成度的提高，寄生參數會破壞PCB電源分配網絡(PDN)的穩定性[1]，PDN的阻抗ZPDN會產生尖峰（反諧振點），參考文獻[2]通過去耦電容削弱ZPDN的尖峰并將其推移至PCB的非工作頻段，指出了并聯去耦電容的等效特性阻抗會產生反諧振點，且該點不可以大于目標阻抗。參考文獻[3]總結了各種電容器隨著頻率升高，其特性阻抗、有效容值受寄生電阻的影響；參考文獻[4]是從場角度研究電容特性阻抗與寄生參數的關系，參考文獻[5]采用運算放大器來增加電容的有效容值。以上文獻都均未給出寄生參數和去耦電容特性阻抗反諧振點關系的完整模型。
參考文獻[6]詳細描述了單個電容寄生參數與特性阻抗之間的關系；參考文獻[7-8]從等效電路角度計算出了ZPDN尖峰的頻率位置；參考文獻[9]將PDN等效為微波網絡計算出了ZPDN尖峰的頻率位置；上述文獻中，僅給出了寄生參數變化對反諧振點的影響的仿真圖形，并沒有給出相應數學模型。
本文主要在參考文獻[6，8]的基礎上，推導并驗證了并聯電容特性阻抗反諧振點與電容寄生參數的數學模型，即合理選取最佳去耦電容來盡可能壓低反諧振點的阻抗，然后在Cadence開發環境中實施了該方法，從而在選取去耦電容器這一環節上給出了重要的理論參考。
1 電容特性阻抗分析
圖1為并聯電容的等效電路模型[7]，阻抗為：
本文從并聯電容的等效電路模型出發，推導出電容參數與反諧振點頻率、反諧振點幅度的數學模型，然后將此模型應用到基于目標阻抗的設計中。通過簡單計算，驗證了電容組選取的合理性。此方法簡單直觀，為高速電路設計人員在選擇去耦電容時提供了有價值的參考。
參考文獻
[1] POPOVICH M，FRIEDMAN E G，SOTMAN M，et al.On chip power distribution grids with multiple supply voltages for high-performance integrated circuits[J].IEEE Transactions on Very Large Scale Integration(VLSI) Systems，2008，7(16)：908-921.
[2] SMITH L D，ANDERSON R E，FOREHAND D W，et al. Power distribution system design methodology and capacitor selection for modern CMOS technology[J].IEEE Transactions on Adcanced Packaging，1999，3(22)：284-291.
[3] CHARANIA T，OPAL A，SACHDEV M.Analysis and design of on-chip decoupling capacitors[J].IEEE Transactions on Very Large Scale Integration(VLSI) Systems，2012：1-11.
[4] JIAO D，KIM J H，He Jianqi.Efficient full-wave characterization of discrete high-density multiterminal decoupling capacitors for high-speed digital systems[J].IEEE Transactions on Adcanced Packaging，2008，31(1)：154-162.
[5] Gu Jie，HARJANI R，KIM C H.Design and implementation of active decoupling capacitor circuits for power supply regulation in digital ICS[J].IEEE Transactions on Very Large Scale Integration(VLSI) Systems，2009，17(2)：292-301.
[6] NOVAK I，NOUJEIM L M，CYR V S，et al.Distributed matched bypassing for board-level power distribution
networks[J].IEEE Transactions on Adcanced Packaging，2002，2(25)：230-243.
[7] POPOVICH M，FRIEDMAN E G.Decoupling capacitors for multi-voltage power distribution systems[J].IEEE Transactions on Very Large Scale Integration(VLSI) Systems，2006，14(3)：217-228.
[8] KIM J，SHRIGARPURE K，Fan Jun，et al.Equivalent circuit model for power bus design in multi-layer PCBs with via arrays[J].IEEE Microwave and Wireless Components Letters，2011，21(2)：62-64.
[9] Zhang Yaojiang，OO Z Z，Wei Xingchang，et al.Systematic microwave network analysis for multilayer printed circuit boards with vias and decoupling capacitors[J].IEEE Transactions on Electromagnetic Compatibility，2010，52(2)：401-409.