在一些特定的應用場景下，需要支持單板內多芯片串行收發器糾偏。要求各接收/發送機輸入/出的數據相位差很小，比如250pS。為了達到該技術指標要求，必須使用多通道相位對齊技術、輸入輸出FIFO旁路技術。通常的相位對齊技術由于引入了Delay_Aligner，會帶來2～4nS的相位不確定，不能滿足系統指標要求。

    這里介紹一種利用MMCM實現多芯片相位對齊的串行收發器糾偏方法：

   1） 利用圖1所示電路實現多芯片間的全局時鐘相位對齊。該電路通過單板上的low Skew時鐘分配器分發同相位時鐘到多個相同的芯片的相同全局時鐘管腳上，再由MMCM實現零延遲BUFG電路，實現到每個GT的USRCLK/2的延遲差最小，達到全板GT的USRCLK/2同相位的目的。

圖1. 時鐘架構圖

    2） 利用7系Tranceiver的Phase_Aligner實現TX/RXBUFFER Bypass。

7系列GT（GTX,GTH,GTP）支持TXBUFFER/RXBUFFER Bypass功能，該功能將Tranceiver內部的XCLK的相位調整到與TXUSRCLK或RXUSRCLK同相（誤差小于1UI）。這樣，由于整個單板的所有通道的TXUSRCLK和RXUSRCLK同相位（由時鐘架構保證。即使有誤差，也可以重復并在設計中校準）。具體Phase_Aligner控制時序見圖2.

圖2. 全局時鐘作為TXUSRCLK/RXUSRCLK的Phase_Aligner控制時序圖

    應用案例：某公司需要一個2048通道，且延遲差在250pS內的解決方案。系統分解到8塊單板實現，每塊單板支持128通道。通過背板設計，可以保證到達每塊單板的100MHz高質量時鐘的相位是同相的。這樣，只要單板內的各通道延遲差能控制在200pS內，就可以實現該要求。XILINX采用上述解決方案，實現了該需求，且在實際的系統中滿足了系統要求。