摘  要： 提出了一種基于觸發器行為的J、K激勵函數的最小化方法，并通過同步時序邏輯電路的設計來體現該方法的優越性。
關鍵詞： J、K觸發器；激勵函數；同步時序邏輯電路

　在數字邏輯電路的設計中，遵循的設計準則是[1]：在保證所設計的時序邏輯電路具有正確功能的前提下，觸發器的激勵函數應該最小化，從而簡化電路結構，即使用較簡單且較少的門電路。簡化電路結構也可帶來減少電路面積、降低電路功耗、減低電路成本等一系列的優點。因此，簡化電路是邏輯設計的主要目標。
用JK觸發器進行時序邏輯電路設計時，目前主要文獻介紹的方法是[2]：先求觸發器最小化的次態函數，再與觸發器的特性方程對比求J、K激勵函數。但大家會發現使用該方法不但非常繁瑣而且不能保證獲得的J、K激勵函數是最小化的。同時次態函數和J、K激勵函數對應關系不明顯，對于邊沿J、K觸發器的同步時序電路設計也變得無規律所尋。
　所以本文在深入分析J、K觸發器的激勵函數和次態函數關系的基礎上，提出了一種基于觸發器行為的J、K激勵函數的最小化方法[3]并結合次態聯合卡諾圖進行化簡，同時通過同步時序邏輯電路的設計來體現該方法對激勵函數最小化的簡便之處。



　（3）優越性分析
　本次設計利用了次態聯合卡諾圖，設計更加精確合理。通過激勵函數最小化的方法使得設計的邏輯電路能達到最優化。最后在檢驗自啟動功能時，無需將無效狀態對應的編碼代入次態函數表達式中計算次態，而只要根據聯合卡諾圖的分圖來檢驗自啟動，無需計算，準確又方便地描述了現態與次態的轉換關系。

通過認識目前對激勵函數最小化的不足，本文則從J、K觸發器的激勵函數和次態函數的關系出發，進一步結合次態聯合卡諾圖推導出了一種激勵函數最小化的方法。同時通過對邊沿J、K觸發器的同步時序電路設計表現了該方法的簡單可行。對于時序電路自啟動功能的檢查，無論涉及到同步時序電路還是異步時序電路，本文的方法都具有其獨特優勢。
參考文獻
[1] 吳訓威，陳豪.基于觸發行為的J、K激勵函數的最小化技術[J].浙江大學學報（理學版），2004，31（2）：163-166.
[2] 余孟嘗.數字電子技術基礎簡明教程[M].北京：高等教育出版社，1998.
[3] 任駿原，張鳳云.電子線路專題研究[M].成都：西南交通大學出版社，1995.
[4] ROFAILSS M， KS Y. Design of high performance double edge-riggered flip2flops[J]. Circuits Devices Syst，2000，147（56）：219-223.
[5] 吳訓威，陳豪．關于檢驗與消除競爭冒險的完整代數分析[J]．浙江大學學報（理學版），2003，30（6）：655-656．
[6] 盧容德．聯合卡諾圖在邏輯電路分析中的應用[Ｊ]．長江大學學報（自然科學版），２００９，６（４）：６１－６５．