摘 要：介紹了一種高斯" title="高斯">高斯—拉普拉斯(LOG)算子在FPGA中的實(shí)現(xiàn)方案" title="實(shí)現(xiàn)方案">實(shí)現(xiàn)方案，并通過(guò)對(duì)一幅bmp圖像的處理，論證了在FPGA中實(shí)現(xiàn)的LOG算子的圖像增強(qiáng)" title="圖像增強(qiáng)">圖像增強(qiáng)效果。
關(guān)鍵詞：高斯—拉普拉斯（LOG）? FPGA? Verilog
?
本站內(nèi)容除特別聲明的原創(chuàng)文章之外，轉(zhuǎn)載內(nèi)容只為傳遞更多信息，并不代表本網(wǎng)站贊同其觀點(diǎn)。轉(zhuǎn)載的所有的文章、圖片、音/視頻文件等資料的版權(quán)歸版權(quán)所有權(quán)人所有。本站采用的非本站原創(chuàng)文章及圖片等內(nèi)容無(wú)法一一聯(lián)系確認(rèn)版權(quán)者。如涉及作品內(nèi)容、版權(quán)和其它問(wèn)題，請(qǐng)及時(shí)通過(guò)電子郵件或電話通知我們，以便迅速采取適當(dāng)措施，避免給雙方造成不必要的經(jīng)濟(jì)損失。聯(lián)系電話：010-82306118；郵箱：aet@chinaaet.com。