在雷達系統中，當以某目標的最佳極化方式發射電磁波時，該目標回波在接收天線端的功率能夠達到最大。相干情況下，目標最佳極化的Jones矢量就是其Graves功率矩陣最大特征值所對應的特征矢量[1]。通常，系統通過計算Graves功率矩陣的特征值和特征矢量來獲取目標的最佳極化，使得在發射功率不變的前提下提高目標回波的信噪比。在彈載、車載、機載、星載等對體積有限制的小型化系統中，需使用數字信號處理芯片（如FPGA）求解矩陣特征值的相關問題。

    Jacobi方法是計算矩陣特征值問題常用計算機算法之一。在FPGA中，基于CORDIC算法的硬件結構可簡化Jacobi方法復雜的旋轉操作，節約硬件資源[1-2]。然而，CORDIC算法中的多次迭代操作，使得系統處理時間成倍增加，并不適合在對實時性要求較高的系統中使用。參考文獻[3]對Jacobi方法進行了并行改進，使用多個處理器并行處理的方法同時消去待求矩陣的多個非對角元素，獲得了較高執行效率。但是，多個處理器的結構需要消耗大量資源，在體積和成本受到限制的小型化系統上難以實現。
    為了在單處理器系統上實現實時處理，本文針對目標Graves功率矩陣的特點，提出了一種獲取目標最佳極化的FPGA實現方法。文章提出了一種帶門限的序列Jacobi方法，采用并行結構設計FPGA，合理調整了有限狀態機（FSM）的執行時序，并對相關進程進行并發處理，壓縮了程序執行時間。FPGA實現結果表明，該方法提供了快速的特征值和特征矢量求解過程，且比CORDIC算法快21%以上。

    假設系統在執行了m次門限比較和n次Jacobi旋轉后，得到了最終結果。經過合理設計的狀態機時序示意圖如圖5所示。

    由于門限比較的結果有可能會導致系統跳過Jacobi旋轉過程，圖5所示門限比較的執行次數一般多于Jacobi旋轉的執行次數，即m≥n。根據上文所述求解步驟，m的極大值為6n。由于兩次Jacobi旋轉之間有較長時間間隔，此時運算模塊處于空閑狀態。本文則利用這段時間執行特征矢量的更新過程，從而提高了運算模塊的使用效率。需要注意的是，特征矢量更新過程須在下一次旋轉角計算進程之前開始，以免由于旋轉角值的改變，導致特征矢量計算錯誤。
    根據圖5所示時序,完成整個求解過程所耗時間T可表示為:
    

    本文根據帶門限的序列Jacobi算法理論,設計了一種新的FPGA硬件結構，可快速獲取目標最佳極化的Jones矢量。文中對FPGA程序的執行流程、模塊結構、狀態機的時序作了詳細討論。FPGA實現結果表明，該方法的執行速度優于常用的CORDIC算法，可在小型化系統中實時獲取目標的最佳極化。
參考文獻
[1] BRAVO I, MAZO M, LAZARO L J, et al. Novel HW architecture based on FPGAs oriented to solve the eigen  problem[J]. IEEE Transaction on Very Large Scale Integration (VLSI) Systems, 2008,16(12):1722-1725.
[2] 袁生光, 沈海斌. 基于Jacobi算法對稱矩陣特征值計算的FPGA實現[J]. 機電工程, 2008, 25(10): 80-82.
[3] 王飛, 王建業, 張安堂,等. 實對稱矩陣特征值分解高速并行算法的FPGA實現[J]. 空軍工程大學學報(自然科
學版), 2008, 9(6): 67-70.
[4] WILKINSON J H. The algebraic eigenvalue problem[M].New York: Oxford University Press, 1965: 174-282.
[5] KOLOUCH J. Combinational divider in FPGA[C]. Proceedings of International Conference Radioelektronika, Brno, Czech republic, Apr. 24-25, 2007:1-4.
[6] GURUMURTHY K S, PRAHALAD M S. Fast and power efficient 16×16 array of array multiplier using vedic multiplication[C]. Proceedings of IMPACT Conference, Taipei, China, Oct. 20-22, 2010:1-4.
[7] DESCHAMPS J P, SUTTER G. Decimal division: Algorithms and FPGA implementations[C]. Southern ProgrammableLogic Conference Proceedings, Ipojuca, Brazil, Mar.24-26,2010:67-72.
[8] VACHHANI L, SRIDHARAN K, MEHER P K. Efficient FPGA realization of CORDIC with application to robotic exploration[J]. IEEE Transactions on Industrial Electronics, 2009,56(12):4915-4928.
[9] ARNOLD M G, COLLANGE S. A real/complex logarithmic number system ALU[J]. IEEE Transactions on Computers,2011, 60(2): 202-213.